패리티 비트 & 해밍 코드
패리티 비트정보 전달 과정에서 오류가 생겼는 지 검사하기 위해 추가하는 비트를 말한다.전송하고자 하는 데이터의 각 문자에 1비트를 더하여 전송한다.종류 : 짝수, 홀수전체 비트에서 (짝수, 홀수)에 맞도록 비트를 정하는 것 짝수 패리티일 때 7비트 데이터가 1010001라면?1이 총 3개이므로, 짝수로 맞춰주기 위해 1을 더해야 함답 : 11010001 (맨앞이 패리티비트)해밍 코드 데이터 전송 시 1비트의 에러를 정정할 수 있는 자기 오류정정 코드를 말한다.패리티비트를 보고, 1비트에 대한 오류를 정정할 곳을 찾아 수정할 수 있다.(패리티 비트는 오류를 검출하기만 할 뿐 수정하지는 않기 때문에 해밍 코드를 활용) 방법2의 n승 번째 자리인 1,2,4번째 자릿수가 패리티 비트라는 것으로 부터 시작.이 숫..
2024.07.26
컴퓨터의 구성
하드웨어 : 컴퓨터를 구성하는 기계적 장치소프트웨어 : 하드웨어의 동작을 지시하고 제어하는 명령어 집합 하드웨어 중앙처리장치(CPU)기억장치 : RAM, HDD입출력 장치 : 마우스, 프린터시스템 버스로 연결, 시스템 버스 = 데이터와 명령 제어 신호를 각 장치로 실어나르는 역할1. 중앙처리장치(CPU)주기억장치에서 프로그램 명령어와 데이터를 읽어와 처리하고 명령어의 수행 순서를 제어중앙처리장치는 비교와 연산을 담당하는 산술논리연산장치(ALU),명령어의 해석과 실행을 담당하는 제어장치,속도가 빠른 데이터 기억장소인 레지스터로 구성개인용 컴퓨터와 같은 소형 컴퓨터에서는 CPU를 마이크로프로세서라고도 부름2. 기억장치 프로그램, 데이터, 연산의 중간 결과를 저장하는 장치주기억장치와 보조기억장치로 나누어지며,..
2024.07.26
no image
컴퓨터구조 기초
Microprocessor cacheMPUCache(Cache + Cache Controller)Memory BusMemoryVirtual Memory (Memory Management)MPUMMUPhysical MemoryVirtual MemoryDisk동적 메모리 할당. 가상/물리 메모리 주소 관리어떻게 Virtual Addres를 Physical Address로?1. 기본적인 Translate2. Two-level Paging3. TLB(Translate Look-Aside Buffer)translate의 속도 향상permits fully associate lookup
2024.07.26
캐시 메모리(Cache Memory)
속도가 빠른 장치와 느린 장치에서 속도 차이에 따른 병목 현상을 줄이기 위한 메모리 ex1) CPU 코어와 메모리 사이의 병목 현상 완화 ex2) 웹 브라우저 캐시 파일은, 하드디스크와 웹페이지 사이의 병목 현상을 완화 CPU가 자주 사용하는 데이터를 캐시 메모리에 저장한 뒤,다음에 이용할 때 주기억장치가 아닌 캐시 메모리에서 먼저 가져오면서 속도를 향상.속도라는 장점을 얻지만, 용량이 적기도 하고 비용이 비싼 점. CPU에는 이러한 캐시 메모리가 2~3개 정도 사용. (L1, L2, L3 캐시 메모리)속도와 크기에 따라 분류한 것으로, 일반적으로 L1 캐시부터 먼저 사용(CPU에서 가장 빠르게 접근, 여기서 데이터 찾지 못하면 L2로 감) 듀얼 코어 프로세서의 캐시 메모리: 각 코어마다 독립된 L1 캐..
2024.07.26
중앙처리장치(CPU) 작동 원리
연산장치, 제어장치, 레지스터 3가지 1. 연산 장치산술연산과 논리연산 수행 (따라서 산술논리연산장치라고도 불림)연산에 필요한 데이터를 레지스터에서 가져오고, 연산 결과를 다시 레지스터로 보냄2. 제어 장치명령어를 순서대로 실행할 수 있도록 제어하는 장치 또한 이들 장치가 보낸 신호를 받아, 다음에 수행할 동작을 결정함주기억장치에서 프로그램 명령어를 꺼내 해독하고, 그 결과에 따라 명령어 실행에 필요한 제어 신호를 기억장치, 연산장치, 입출력장치로 보냄3. 레지스터고속 기억장치임. 용도에 따라 범용 레지스터와 특수목적 레지스터로 구분됨범용 레지스터 : 연산에 필요한 데이터나 연산 결과를 임시로 저장특수목적 레지스터 : 특별한 용도로 사용하는 레지스터특수 목적 레지스터 중 중요한 것들MAR(메모리 주소 레..
2024.07.26
명령어 Cycle
명령어 CyclePC (Program Counter): 다음 실행할 명령어의 주소를 저장MAR (Memory Address Register): 다음에 읽거나 쓸 기억장소의 주소를 지정MBR (Memory Buffer Register): 기억장치에 저장될 데이터 혹은 기억장치로부터 읽은 데이터를 임시 저장IR (Instruction Register): 현재 수행 중인 명령어 저장ALU (Arithmetic Logic Unit): 산술연산과 논리연산 수행Fetch Cycle명령어를 주기억장치에서 CPU 명령어 레지스터로 가져와 해독하는 단계 PC에 있는 명령어 주소를 MAR로 가져옴 (그 이후 PC는 +1)MAR에 저장된 주소에 해당하는 값을 메모리에서 가져와서 MBR에 저장(이때 가져온 값은 Data 또는..
2024.07.26
no image
고정 소수점 & 부동 소수
컴퓨터에서 실수를 표현하는 방법은 고정 소수점과 부동 소수점 두가지 방식 1. 고정 소수점(Fixed Point)소수점이 찍힐 위치를 미리 정해놓고 소수를 표현하는 방식 (정수 + 소수) -3.141592는 부호(-)와 정수부(3), 소수부(0.141592) 3가지 요소 필요함장점 : 실수를 정수부와 소수부로 표현하여 단순하다.단점 : 표현의 범위가 너무 적어서 활용하기 힘들다. (정수부는 15bit, 소수부는 16bit) 임베디드 시스켐과 마이크로컨트롤러메모리와 처리 능력이 제한된 환경에서 고정 소수점 연산이 일반적.부동 소수점 연산을 지원하는 하드웨어가 없거나,  배터리 수명이나 다른 자원을 과도하게 소모할 수 있기 때문.실시간 시스템예측 가능한 실행 시간이 중요한 실시간 응용 프로그램에서는 고정 소..
2024.07.26
no image
ARM 프로세서
프로세서 : 메모리에 저장된 명령어를 실행하는 유한 상태 오토마톤  ARM : Advanced RISC Machine (진보된 RISC 기기) RISC : Reduced Instruction Set Computing (감소된 명령 집합 컴퓨팅)  단순한 명령 집합을 가진 프로세서가복잡한 명령 집합을 가진 프로세서보다훨씬 더 효율적이지 않을까?로 탄생함 ARM 구조 칩의 기본 설계 구조만 만들고,실제 기능 추가 & 최적화 부분은 개별 반도체 제조사 영역에 맡김= 물리적 설계 같아도, 명령 집합이 달라서 다른 칩이 되기도 하는 게 ARM. 장점 : 물리적 설계 베이스는 같지만 용도에 따라 다양한 제품군을 만날 수 있음.명령 집합과 구조 자체가 단순해서 ARM 기반 프로세서가 더 작고 효율적(명령 집합 수 적..
2024.07.26
no image
VSCode 와 Git 연동
오늘은 Github에 예전에 했던 프로젝트 코드들을 push해보려고 합니다. Github : 개발자 포트폴리오의 용도로 많이 사용.Git : 소스코드 관리 도구→ GitHub와 연동하면 변경된 코드를 쉽게 확인. 많이 쓰는 에디터 VSCode, Git로 Github 계정에 연동 및 커밋하는 과정입니다.확인하기해당 조건을 모두 만족하는지 확인 후, 다음 단계로 가주세요.Visual Studio Code가 설치되어 있습니다.아니면  VSCode 다운로드하기 (Stable Build)GitHub 계정이 있습니다.없으면  GitHub 계정 만들기Git 설치하기운영체제에 맞는 릴리즈 다운로드 Git 다운로드모두 기본 선택 사항으로 'Next' 선택 후 빠르게 설치 GitHub 리포지토리와 연결하기리포지토리(rep..
2024.07.23

패리티 비트

정보 전달 과정에서 오류가 생겼는 지 검사하기 위해 추가하는 비트를 말한다.

전송하고자 하는 데이터각 문자에 1비트를 더하여 전송한다.

종류 : 짝수, 홀수

전체 비트에서 (짝수, 홀수)에 맞도록 비트를 정하는 것

 

짝수 패리티일 때 7비트 데이터가 1010001라면?

1이 총 3개이므로, 짝수로 맞춰주기 위해 1을 더해야 함

답 : 11010001 (맨앞이 패리티비트)

해밍 코드

 

데이터 전송 시 1비트의 에러를 정정할 수 있는 자기 오류정정 코드를 말한다.

패리티비트를 보고, 1비트에 대한 오류를 정정할 곳을 찾아 수정할 수 있다.
(패리티 비트오류를 검출하기만 할 뿐 수정하지는 않기 때문에 해밍 코드를 활용)

 
방법

2의 n승 번째 자리인 1,2,4번째 자릿수가 패리티 비트라는 것으로 부터 시작.

이 숫자로부터 시작하는 세개의 패리티 비트가 짝수인지, 홀수인지 기준으로 판별.

 

짝수 패리티의 해밍 코드가 0011011일때 오류가 수정된 코드는?

(왼쪽부터 1)

  1. 1, 3, 5, 7번째 비트 확인 0011011 : 0101로 짝수이므로 '0'
  2. 2, 3, 6, 7번째 비트 확인 0011011 : 0111로 홀수이므로 '1'
  3. 4, 5, 6, 7번째 비트 확인 0011011 : 1011로 홀수이므로 '1'

역순으로 패리티비트 '110'을 도출했다. 10진법으로 바꾸면 '6'으로, 6번째 비트를 수정하면 된다.

따라서 정답은 00110'0'1.

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터의 구성  (0) 2024.07.26
컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26

하드웨어 : 컴퓨터를 구성하는 기계적 장치

소프트웨어 : 하드웨어의 동작을 지시하고 제어하는 명령어 집합

 

하드웨어 

    • 중앙처리장치(CPU)
    • 기억장치 : RAM, HDD
    • 입출력 장치 : 마우스, 프린터
    • 시스템 버스로 연결, 시스템 버스 = 데이터와 명령 제어 신호를 각 장치로 실어나르는 역할

1. 중앙처리장치(CPU)

  • 주기억장치에서 프로그램 명령어와 데이터를 읽어와 처리하고 명령어의 수행 순서를 제어
  • 중앙처리장치는 비교와 연산을 담당하는 산술논리연산장치(ALU),
    명령어의 해석과 실행을 담당하는 제어장치,
    속도가 빠른 데이터 기억장소인 레지스터로 구성
  • 개인용 컴퓨터와 같은 소형 컴퓨터에서는 CPU를 마이크로프로세서라고도 부름
2. 기억장치

 

  • 프로그램, 데이터, 연산의 중간 결과를 저장하는 장치
  • 기억장치와 보조기억장치로 나누어지며, RAM과 ROM도 이곳에 해당함.
  • 실행중인 프로그램과 같은 프로그램에 필요한 데이터를 일시적으로 저장한다.
  • 보조기억장치는 하드디스크 등.
    주기억장치에 비해 속도는 느리지만 많은 자료를 영구적으로 보관할 수 있는 장점.

 

3. 입출력장치

  • 입력과 출력 장치로 나누어짐.
  • 입력 장치는 컴퓨터 내부로 자료를 입력하는 장치 (키보드, 마우스 등)
  • 출력 장치는 컴퓨터에서 외부로 표현하는 장치 (프린터, 모니터, 스피커 등)

시스템 버스

하드웨어 구성 요소를 물리적으로 연결하는 선

각 구성요소가 다른 구성요소로 데이터를 보낼 수 있도록 통로가 되어줌

용도에 따라 데이터 버스, 주소 버스, 제어 버스로 나누어짐

1. 데이터 버스
  • 중앙처리장치와 기타 장치 사이에서 데이터를 전달하는 통로
  • 기억장치와 입출력장치의 명령어와 데이터를 중앙처리장치로 보내거나,
    중앙처리장치의 연산 결과를 기억장치와 입출력장치로 보내는 '양방향' 버스임
2. 주소 버스
  • 데이터를 정확히 실어나르기 위해서 기억장치 '주소'를 정해주어야 함.
  • 중앙처리장치가 기억장치나 입출력장치로 기억장치 주소를 전달하는 통로이기 때문에 '단방향' 버스임
3. 제어 버스
  • 주소 버스와 데이터 버스는 모든 장치에 공유되기 때문에 이를 제어할 수단이 필요함
  • 제어 버스는 중앙처리장치가 기억장치나 입출력장치에 제어 신호를 전달하는 통로임
  • 제어 신호 종류 : 기억장치 읽기 및 쓰기, 버스 요청 및 승인, 인터럽트 요청 및 승인, 클락, 리셋 등
  • 제어 버스는 읽기 동작과 쓰기 동작을 모두 수행하기 때문에 '양방향' 버스임

 

컴퓨터는 기본적으로 읽고 처리한 뒤 저장하는 과정으로 이루어짐

(READ → PROCESS → WRITE)

이 과정을 진행하면서 끊임없이 주기억장치(RAM)과 소통한다.

이때 운영체제가 64bit라면, CPU는 RAM으로부터 데이터를 한번에 64비트씩 읽어온다

소프트웨어 

  • 시스템 소프트웨어 : 운영체제, 컴파일러
  • 응용 소프트웨어 : 워드프로세서, 스프레드시트

'CS > Computer Architecture' 카테고리의 다른 글

패리티 비트 & 해밍 코드  (0) 2024.07.26
컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26
  • Microprocessor cache
  • MPU
  • Cache(Cache + Cache Controller)
  • Memory Bus
  • Memory

  • Virtual Memory (Memory Management)
  • MPU
  • MMU
  • Physical Memory
  • Virtual Memory
  • Disk
  • 동적 메모리 할당. 가상/물리 메모리 주소 관리

  • 어떻게 Virtual Addres를 Physical Address로?

1. 기본적인 Translate

2. Two-level Paging

3. TLB(Translate Look-Aside Buffer)

  • translate의 속도 향상
  • permits fully associate lookup

'CS > Computer Architecture' 카테고리의 다른 글

패리티 비트 & 해밍 코드  (0) 2024.07.26
컴퓨터의 구성  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26

속도가 빠른 장치와 느린 장치에서 속도 차이에 따른 병목 현상을 줄이기 위한 메모리

 

ex1) CPU 코어와 메모리 사이의 병목 현상 완화
ex2) 웹 브라우저 캐시 파일은, 하드디스크와 웹페이지 사이의 병목 현상을 완화

 

CPU가 자주 사용하는 데이터를 캐시 메모리에 저장한 뒤,

다음에 이용할 때 주기억장치가 아닌 캐시 메모리에서 먼저 가져오면서 속도를 향상.

속도라는 장점을 얻지만, 용량이 적기도 하고 비용이 비싼 점.

 

CPU에는 이러한 캐시 메모리가 2~3개 정도 사용. (L1, L2, L3 캐시 메모리)

속도와 크기에 따라 분류한 것으로, 일반적으로 L1 캐시부터 먼저 사용

(CPU에서 가장 빠르게 접근, 여기서 데이터 찾지 못하면 L2로 감)

 

듀얼 코어 프로세서의 캐시 메모리

: 각 코어마다 독립된 L1 캐시 메모리를 가지고, 두 코어가 공유하는 L2 캐시 메모리가 내장됨

만약 L1 캐시가 128kb면, 64/64로 나누어

64kb에 명령어를 처리하기 직전의 명령어를 임시 저장,

나머지 64kb에 실행 후 명령어를 임시저장.

(명령어 세트로 구성, I-Cache - D-Cache)

  • L1 : CPU 내부에 존재
  • L2 : CPU와 RAM 사이에 존재
  • L3 : 보통 메인보드에 존재한다고 함

캐시 메모리 크기가 작은 이유는, SRAM 가격이 매우 비쌈

 

디스크 캐시 : 주기억장치(RAM)와 보조기억장치(하드디스크) 사이에 존재하는 캐시

 

캐시 메모리 작동 원리

  • 시간 지역성
    for나 while 같은 반복문에 사용하는 조건 변수처럼 한번 참조된 데이터는 잠시후 또 참조될 가능성이 높음
  • 공간 지역성
    A[0], A[1]과 같은 연속 접근 시, 참조된 데이터 근처에 있는 데이터가 잠시후 또 사용될 가능성이 높음

이처럼 참조 지역성의 원리가 존재한다.

 

캐시에 데이터를 저장할 때는, 이러한 참조 지역성(공간)을 최대한 활용하기 위해

해당 데이터뿐만 아니라, 옆 주소의 데이터도 같이 가져와 미래에 쓰일 것을 대비한다.

CPU가 요청한 데이터가 캐시에 있으면 'Cache Hit', 없어서 DRAM에서 가져오면 'Cache Miss'

 

캐시 미스 경우 3가지

  1. Cold miss
    해당 메모리 주소를 처음 불러서 나는 미스
  2. Conflict miss
    캐시 메모리에 A와 B 데이터를 저장해야 하는데, A와 B가 같은 캐시 메모리 주소에 할당되어 있어서 나는 미스
    (direct mapped cache에서 많이 발생)
    ex) 항상 핸드폰과 열쇠를 오른쪽 주머니에 넣고 다니는데, 잠깐 친구가 준 물건을 받느라 손에 들고 있던 핸드폰을 가방에 넣었음. 그 이후 핸드폰을 찾으려 오른쪽 주머니에서 찾는데 없는 상황
  3. Capacity miss
    캐시 메모리의 공간이 부족해서 나는 미스
    (Conflict는 주소 할당 문제, Capacity는 공간 문제)

캐시 크기를 키워서 문제를 해결하려하면, 캐시 접근속도가 느려지고 파워를 많이 먹는 단점

구조 및 작동 방식

Direct Mapped Cache

  • 가장 기본적인 구조, DRAM의 여러 주소캐시 메모리의 한 주소에 대응되는 다대일 방식
    ex) 00000, 01000, 10000, 11000인 메모리 주소는 000 캐시 메모리 주소에 맵핑
  • 이때 000이 '인덱스 필드', 인덱스 제외한 앞의 나머지(00, 01, 10, 11)를 '태그 필드'라고 한다.

  • 이처럼 캐시메모리는 인덱스 필드 + 태그 필드 + 데이터 필드로 구성.
  • 간단하고 빠른 장점이 있지만, Conflict Miss가 발생하는 것이 단점.

Fully Associative Cache

  • 비어있는 캐시 메모리가 있으면, 마음대로 주소를 저장하는 방식
  • 조건이나 규칙이 없어서 특정 캐시 Set 안에 있는 모든 블럭을 한번에 찾아 원하는 데이터가 있는지 검색.
  • CAM이라는 특수한 메모리 구조를 사용해야하지만 가격이 매우 비싸다.
  • 저장할 때는 매우 간단하지만, 찾을 때가 문제

Set Associative Cache

  • Direct + Fully 방식
  • 특정 행을 지정하고, 그 행안의 어떤 열이든 비어있을 때 저장하는 방식
  • Direct에 비해 검색 속도는 느리지만, 저장이 빠르고
    Fully에 비해 저장이 느린 대신 검색이 빠른 중간형
  • 실제로 위 두가지보다 나중에 나온 방식

= Direct 검색 빠름 / Fully 저장 빠름 / Set Associative 중간

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터의 구성  (0) 2024.07.26
컴퓨터구조 기초  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26
고정 소수점 & 부동 소수  (0) 2024.07.26

연산장치, 제어장치, 레지스터 3가지

1. 연산 장치

  • 산술연산과 논리연산 수행 (따라서 산술논리연산장치라고도 불림)
  • 연산에 필요한 데이터를 레지스터에서 가져오고, 연산 결과를 다시 레지스터로 보냄

2. 제어 장치

  • 명령어를 순서대로 실행할 수 있도록 제어하는 장치 또한 이들 장치가 보낸 신호를 받아, 다음에 수행할 동작을 결정
  • 주기억장치에서 프로그램 명령어를 꺼내 해독하고, 그 결과에 따라 명령어 실행에 필요한 제어 신호를 기억장치, 연산장치, 입출력장치로 보냄

3. 레지스터

  • 고속 기억장치임. 용도에 따라 범용 레지스터와 특수목적 레지스터로 구분됨
  • 범용 레지스터 : 연산에 필요한 데이터나 연산 결과임시로 저장

특수목적 레지스터 : 특별한 용도로 사용하는 레지스터

특수 목적 레지스터 중 중요한 것들

  • MAR(메모리 주소 레지스터) : 읽기와 쓰기 연산을 수행할 주기억장치 주소 저장
  • PC(프로그램 카운터) : 다음에 수행할 명령어 주소 저장
  • IR(명령어 레지스터) : 현재 실행 중인 명령어 저장
  • MBR(메모리 버퍼 레지스터) : 주기억장치에서 읽어온 데이터 or 저장할 데이터 임시 저장
  • AC(누산기) : 연산 결과 임시 저장

CPU의 동작 과정

  1. 주기억장치입력장치에서 입력받은 데이터 또는 보조기억장치에 저장된 프로그램 읽어
  2. CPU는 프로그램을 실행하기 위해 주기억장치에 저장된 프로그램 명령어와 데이터를 읽어와 처리하고
    결과를 다시 주기억장치에 저장
  3. 주기억장치는 처리 결과보조기억장치에 저장하거나 출력장치로 보냄
  4. 제어장치1~3 과정에서 명령어가 순서대로 실행되도록 각 장치를 제어

명령어 세트란?

CPU가 실행할 명령어의 집합.

연산 코드(Operation Code) + 피연산자(Operand)로 이루어짐
연산 코드 : 실행할 연산
피연산자 : 필요한 데이터 or 저장 위치

 

연산 코드는 연산, 제어, 데이터 전달, 입출력 기능

피연산자는 주소, 숫자/문자, 논리 데이터 저장

 

CPU는 프로그램 실행하기 위해 주기억장치에서 명령어를 순차적으로 인출하여 해독하고 실행하는 과정을 반복

CPU가 주기억장치에서 한번에 하나의 명령어를 인출하여 실행하는데 필요한 일련의 활동'명령어 사이클'

 

명령어 사이클인출/실행/간접/인터럽트 사이클로 나누어짐

주기억장치의 지정된 주소에서 하나의 명령어를 가져오고, 실행 사이클에서는 명령어를 실행함.
하나의 명령어 실행이 완료되면 그 다음 명령어에 대한 인출 사이클 시작

인출 사이클과 실행 사이클에 의한 명령어 처리 과정

인출 사이클에서 가장 중요한 부분은 PC(프로그램 카운터) 값 증가

  • PC에 저장된 주소를 MAR로 전달
  • 저장된 내용을 토대로 주기억장치의 해당 주소에서 명령어 인출
  • 인출한 명령어를 MBR에 저장
  • 다음 명령어를 인출하기 위해 PC 값 증가시킴
  • 메모리 버퍼 레지스터(MBR)에 저장된 내용명령어 레지스터(IR)에 전달
T0 : MAR ← PC
T1 : MBR ← M[MAR], PC ← PC+1
T2 : IR ← MBR

여기까진 인출하기까지의 과정

 

인출 후, 명령어 실행하는 과정

ADD addr 명령어 연산

T0 : MAR ← IR(Addr)
T1 : MBR ← M[MAR]
T2 : AC ← AC + MBR

이미 인출 진행되고 명령어만 실행하면 되기 때문에 PC 증가할 필요x

IR에 MBR의 값이 이미 저장된 상태를 의미함

따라서 AC에 MBR을 더해주기만 하면 됨

 

LOAD addr 명령어 연산

T0 : MAR ← IR(Addr)
T1 : MBR ← M[MAR]
T2 : AC ← MBR

기억장치에 있는 데이터를 AC로 이동하는 명령어

 

STA addr 명령어 연산

T0 : MAR ← IR(Addr)
T1 : MBR ← AC
T2 : M[MAR] ← MBR

AC에 있는 데이터를 기억장치로 저장하는 명령어

 

JUMP addr 명령어 연산

T0 : PC ← IR(Addr)

PC값IR의 주소값으로 변경하는 분기 명령어

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
명령어 Cycle  (0) 2024.07.26
고정 소수점 & 부동 소수  (0) 2024.07.26
ARM 프로세서  (0) 2024.07.26

명령어 Cycle

  • PC (Program Counter): 다음 실행할 명령어의 주소를 저장
  • MAR (Memory Address Register): 다음에 읽거나 쓸 기억장소의 주소를 지정
  • MBR (Memory Buffer Register): 기억장치에 저장될 데이터 혹은 기억장치로부터 읽은 데이터를 임시 저장
  • IR (Instruction Register): 현재 수행 중인 명령어 저장
  • ALU (Arithmetic Logic Unit): 산술연산과 논리연산 수행

Fetch Cycle

명령어를 주기억장치에서 CPU 명령어 레지스터로 가져와 해독하는 단계

 

  1. PC에 있는 명령어 주소MAR로 가져옴 (그 이후 PC는 +1)
  2. MAR에 저장된 주소에 해당하는 값을 메모리에서 가져와서 MBR에 저장
    (이때 가져온 값은 Data 또는 Opcode(명령어))
  3. 만약 Opcode를 가져왔다면, IR에서 Decode하는 단계 거침 (명령어를 해석하여 Data로 만들어야 함
  4. 1~2과정에서 가져온 데이터를 ALU에서 수행 (Excute Cycle). 연산 결과는 MBR을 거쳐 메모리로 다시 저장

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
고정 소수점 & 부동 소수  (0) 2024.07.26
ARM 프로세서  (0) 2024.07.26
컴퓨터에서 실수를 표현하는 방법은 고정 소수점과 부동 소수점 두가지 방식

 

1. 고정 소수점(Fixed Point)

소수점이 찍힐 위치를 미리 정해놓고 소수를 표현하는 방식 (정수 + 소수)

 

-3.141592는 부호(-)와 정수부(3)소수부(0.141592) 3가지 요소 필요함

장점 : 실수를 정수부와 소수부로 표현하여 단순하다.

단점 : 표현의 범위가 너무 적어서 활용하기 힘들다. (정수부는 15bit, 소수부는 16bit)

 

  1. 임베디드 시스켐과 마이크로컨트롤러
    • 메모리와 처리 능력이 제한된 환경에서 고정 소수점 연산이 일반적.
    • 부동 소수점 연산을 지원하는 하드웨어가 없거나배터리 수명이나 다른 자원을 과도하게 소모할 수 있기 때문.
  2. 실시간 시스템
    • 예측 가능한 실행 시간이 중요한 실시간 응용 프로그램에서는 고정 소수점 연산이 선호.
    • 부동 소수점 연산이 가변적인 실행 시간을 가질 수 있기 때문.
  3. 비용 민감형 하드웨어
    • 부동 소수점 연산자를 지원하는 비용이 더 들 수 있어,
      가격을 낮추기 위해 고정 소수점 연산을 사용.
  4. 디지털 신호 처리(DSP)
    • 일부 디지털 신호 처리 알고리즘은 정확하게 정의된 범위 내의 값을 사용하기 때문에
      고정 소수점 연산으로 충분.

 

2. 부동 소수점(Floating Point)

실수를 가수부 + 지수부로 표현한다.

  • 가수 : 실수의 실제값 표현
  • 지수 : 크기를 표함. 가수의 어디쯤에 소수점이 있는지 나타냄

지수의 값에 따라 소수점이 움직이는 방식을 활용한 실수 표현 방법.

즉, 소수점의 위치가 고정되어 있지 않다.

 

장점 : 표현할 수 있는 수의 범위가 넓어진다. (현재 대부분 시스템에서 활용 중)

단점 : 오차가 발생할 수 있다. (부동소수점으로 표현할 수 있는 방법이 매우 다양함)

 

  1. 과학적 계산
    • 넓은 범위의 값과 높은 정밀도가 요구되는 과학적 및 엔지니어링 계산에는 부동 소수점이 사용.
  2. 3D 그래픽스
    • 3D 모델링과 같은 그래픽 작업에서는 부동 소수점 연산이 광범위하게 사용
    • 높은 정밀도와 다양한 크기의 값을 처리할 수 있어야 합니다.
  3. 금융 분석
    • 복잡한 금융 모델링과 위험 평가에서는 높은 수준의 정밀도가 필요.
  4. 컴퓨터 시뮬레이션
    • 물리적 시스템의 시뮬레이션은 넓은 범위의 값과 높은 정밀도를 요구.

 

결론

  • 고정 소수점은 주로 리소스가 제한적이고 높은 정밀도가 필요하지 않은 환경에서 사용.
  • 부동 소수점은 더 넓은 범위높은 정밀도를 필요로 하는 복잡한 계산에 적합.
  • 현대 프로세서의 경우, 부동 소수점 연산의 속도도 매우 빨라져서
    예전만큼 고정 소수점과 부동 소수점 사이의 성능 차이가 크지 않을 수 있습니다.

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26
ARM 프로세서  (0) 2024.07.26

프로세서 : 메모리에 저장된 명령어를 실행하는 유한 상태 오토마톤

 

ARM : Advanced RISC Machine (진보된 RISC 기기)

 

RISC : Reduced Instruction Set Computing (감소된 명령 집합 컴퓨팅)

 

단순한 명령 집합을 가진 프로세서

복잡한 명령 집합을 가진 프로세서보다

훨씬 더 효율적이지 않을까?로 탄생함

 

ARM 구조

 

칩의 기본 설계 구조만 만들고,

실제 기능 추가 & 최적화 부분은 개별 반도체 제조사 영역에 맡김

= 물리적 설계 같아도, 명령 집합이 달라서 다른 칩이 되기도 하는 게 ARM.

 

장점 : 물리적 설계 베이스는 같지만 용도에 따라 다양한 제품군을 만날 수 있음.

명령 집합과 구조 자체가 단순해서 ARM 기반 프로세서가 더 작고 효율적

(명령 집합 수 적음 = 트랜지스터 수 적음 = 크기가 작고 전원 소모 낮음 = 스마트폰, 태블릿에 사용)

 

단점 : 상대적으로 느림

 

ARM의 장점

ARM을 위해 개발된 프로그램은 오직 ARM 프로세서가 탑재된 기기에서만 실행 가능

(즉, x86 CPU 프로세서 기반 프로그램에서는 ARM 기반 기기에서 실행할 수 없음)

 

하지만, 하나의 ARM 기기에 동작하는 OS는 다른 ARM 기반 기기에서도 잘 동작.

이러한 장점 덕분에 수많은 버전의 안드로이드가 탄생

'CS > Computer Architecture' 카테고리의 다른 글

컴퓨터구조 기초  (0) 2024.07.26
캐시 메모리(Cache Memory)  (0) 2024.07.26
중앙처리장치(CPU) 작동 원리  (1) 2024.07.26
명령어 Cycle  (0) 2024.07.26
고정 소수점 & 부동 소수  (0) 2024.07.26

VSCode 와 Git 연동

exp()
|2024. 7. 23. 02:38

 

오늘은 Github에 예전에 했던 프로젝트 코드들을 push해보려고 합니다.

 

Github : 개발자 포트폴리오의 용도로 많이 사용.

Git : 소스코드 관리 도구
→ GitHub와 연동하면 변경된 코드를 쉽게 확인.

 

많이 쓰는 에디터 VSCode, Git로 Github 계정에 연동 및 커밋하는 과정입니다.

확인하기

해당 조건을 모두 만족하는지 확인 후, 다음 단계로 가주세요.

  1. Visual Studio Code가 설치되어 있습니다.
    아니면  VSCode 다운로드하기 (Stable Build)
  2. GitHub 계정이 있습니다.
    없으면  GitHub 계정 만들기

Git 설치하기

운영체제에 맞는 릴리즈 다운로드 Git 다운로드

모두 기본 선택 사항으로 'Next' 선택 후 빠르게 설치

 

GitHub 리포지토리와 연결하기

리포지토리(repository) : 하나의 프로젝트 또는 저장소와 같은 기능을 하는 단위
즉, 하나의 프로그램을 구성하는 모든 소스파일 및 구성요소들은 하나의 리포지토리에 들어갑니다.

 

GitHub에 새롭게 업로드하는 경우

 

1. GitHub에 게시하기

 

우선 깃허브에 올릴 파일을 열어줍니다.

제 경우에는 robotyou/src를 올릴겁니다.

 

 

아래의 Publish to GitHub - 위의 private / public 을 선택해줍니다.

 

만약 GitHub 로그인이 필요하면, '허용'을 눌러 GitHub 계정으로 로그인을 진행합니다.

  • Public - 리포지토리에 포함된 소스와 파일이 모두 전체공개로 업로드.
    원하는 사람은 모두 내 소스코드를 확인하고 내려받을 수 있습니다.
  • Private - 리포지토리를 나만 확인할 수 있는 비공개로 게시.

저는 팀 프로젝트이고 포트폴리오에 사용할 것이기 때문에 Private를 선택했습니다.


1-1. 소스코드 변경 후 커밋하기

프로그램을 변경하거나 소스코드를 추가했다면, 변경 사항을 커밋합니다.
이 과정을 거쳐야 GitHub에 업로드한 파일이 최신화됩니다.

 

 

+ 버튼을 눌러서 '스테이징된 변경 사항' 목록에 올립니다.
'커밋' 버튼을 눌러 변경 사항을 확정합니다.

스테이징하여 인덱스 목록에 올린 파일만 커밋됩니다.

 

커밋을 했을 때 최초 1회에 한해 id와 email을 입력하라는 문구가 출력될 수 있습니다.
우측 상단 2번째 버튼을 눌러 패널을 열고 터미널 탭에서 아래 명령어를 입력해주세요.

git config user.name (github 이름)
git config user.email (github 이메일)

 

 

1-2. 커밋이 끝났다면, 푸시(Push)하기

 

커밋을 완료해도, GitHub에서 리포지토리를 확인해보면 커밋 전과 같습니다.

커밋은 로컬 저장소에 등록하는 일이므로, 푸시(Push)까지 완료하여야 원격 저장소에 반영됩니다.

 

보기 쉽게 Readme에다 testest를 넣고 실험해보겠습니다.

 

 

+ 버튼을 누르면 changes가 뜹니다. 그리고 commit

그 후에 modified 부분의 주석을 지워줍니다.

 

그리고 commit_editmsg를 닫으면

Sync Changes를 눌러주고 OK

 

GitHub에서 정상적으로 testest가 추가된 걸 볼 수 있습니다.